Laporan Akhir II - Percobaan 2
2. Alat dan Bahan
[Kembali]
Rangkaian yang ditunjukkan di atas memiliki rangkaian flip-flop T, yang juga dapat disebut sebagai J-K flip-flop, di mana input J-K terhubung. Di sini inputnya menggunakan saklar SPDT dan outputnya menggunakan lampu LED. Sakelar SPDT terhubung ke daya dan ground, dengan kaki yang terhubung ke daya menunjukkan logika 1, sedangkan kaki yang terhubung ke ground menunjukkan logika 0. Dalam berbagai kondisi input, output dari setiap flip-flop dimonitor.
5. Video Rangkaian
[Kembali]
T Flip-flop di sirkuit ini memiliki input Set (S) dan Reset (R), keduanya aktif rendah. Jadi ketika pin S atau R dihidupkan, output dari pin Q dan Q 'dipaksa ke nilai yang sesuai dengan pin input aktif. Jika cabang S aktif, maka cabang keluarannya adalah Q=1 dan Q'=0. Namun, jika cabang R aktif, cabang keluarannya adalah Q=0 dan Q'=1. Jika kedua cabang S dan R aktif Jika kedua input aktif pada saat yang sama, ada efek negatif interferensi timbal balik, di mana kedua input disetel dan disetel ulang pada waktu yang sama. Jadi hasil dari bagian Q dan Q' adalah 1 1. Selain itu, jika cabang S dan R tidak aktif atau menerima input berlogika 1, kedua flip-flop beroperasi sesuai dengan prinsip input sebagai berikut:
T Flip-flop memiliki dua pin input tambahan, yaitu T (J-K) dan CLK, selain S dan R. CLK bertindak sebagai penentu perubahan output berdasarkan input T tertentu. Di sini CLK memiliki status rendah aktif, jadi setelah satu siklus dan ketika pulsa menjadi rendah, output berubah sesuai dengan input T. Ketika masukan ke bagian T adalah 0, keluaran tidak berubah dari keadaan sebelumnya. Akan tetapi, ketika masukan dari T adalah 1, keluaran dari Q dan Q' dipertukarkan.
6. Analisa [Kembali]
1. Apa yang terjadi jika input berlogika 0 (low)?
Jawab : Ketika R dan S tidak aktif dan T=0 serta diberi clock, tidak ada perubahan yang terjadi. Prasyarat untuk perubahan tersebut adalah T = 1 dan jam menjadi pemicunya.
2. Apa bedanya saat menetapkan input waktu naik dan turun ke input jam dari flip-flop T?
Jawab : Selama waktu naik, flip-flop dipicu ketika keadaan 9-saklar menjadi 1 pada jam. Sementara itu, saat input rendah, flip-flop akan terpicu saat opsi 1 menjadi 0 pada jam
7. Link Download [Kembali]
Download rangkaian [klik disini]
Download video simulasi [klik disini]
Download HTML [klik disini]
Komentar
Posting Komentar