Laporan Akhir 1




1. Jurnal [Kembali]

    

2. Alat dan Bahan [Kembali]
    Alat

a. Jumper

Gambar 1. Jumper

b.Panel DL 2203D 
c.Panel DL 2203C 
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo


Bahan 

a. IC 74LS112 (JK filp flop)


Gambar 3. IC 74LS112


b. Power DC

Gambar 4. Power DC

c. Switch (SW-SPDT)

Gambar 5. Switch


d. Logicprobe
Gambar 5. Logic Probe




e. D Flip-Flop 



Gambar 6. D Flip-Flop


3. Rangkaian Simulasi [Kembali]
    


4. Prinsip Kerja Rangkaian [Kembali]
    Pada percobaan 1 yang terdiri dari komponen SW-SPDT, JK flip-flop, LOGICPROBE dan CLOCK. Sirkuit ini adalah counter asinkronous yang menggunakan JK flip-flop. Rangkaian ini Active High ketika input RS berlogika 1, sehingga RS tidak dapat mempengaruhi output, dan yang dapat mempengaruhi output adalah input CLK.
Ini disebut counter asinkronous karena sumber clock di sirkuit tidak disinkronkan satu sama lain di semua flip-flop, sebaliknya flip-flop berikutnya menerima input ke CLK melalui output flip-flop sebelumnya. Rangkaian ini bersifat falls time yang membuat perubahan dari satu ke nol. Jadi jika tempo keluaran sebelumnya tidak berubah, keluaran juga tidak akan berubah
Rangkaian ini merupakan up-counter dimana setiap flip-flop selanjutnya memberikan keluaran berupa bilangan biner 4 bit. atau hitung jumlah bit antara 0 dan 15. 

5. Video Rangkaian [Kembali]
    

    
 6. Analisa [Kembali]
1. Bagaimana sinyal output yang dihasilkan pada JK Flip-Flop ketiga dan keempat? Kapan output itu akan bernilai 1
Jawab:
Dari percobaan dapat dilihat bahwa keluaran JK flip-flop 3 adalah 0010 dan JK flip-flop 4 adalah 0011. Jika nilai keluarannya adalah 1 dan keluaran sebelumnya dalam keadaan falls time, nilai awalnya adalah 0 dan tetap 1 ketika dalam keadaan rise time. 

2. Pada percobaan 1, menggunakan clock tipe Falltime Apakah ada pengaruh jika clocknya kita ubah ke tipe rise time? jika ya mengapa itu terjadi dan jika tidak mengapa demikian.
Jawab:
Dari percobaan dapat kita lihat bahwa pengaruh clock bila diubah ke rise time. bila berubah tipe risetime, output atau logic probe akan berubah ketika kondisi input dari 0-1, Sehingga posisi sinyal akan berbeda, tapi bentuknya tetap sama.

 7. Link Download [Kembali]
    Download file HTML [disini]
    Download file video simulasi [disini]
    Download datasheet 74LS90 [disini]
    Download datasheet 7493 [disini]

Komentar

Posting Komentar

Postingan populer dari blog ini

MODUL I - GENERAL INPUT DAN OUTPUT

Gambar
DAFTAR ISI 1. Pendahuluan 2. Tujuan 3. Alat dan Bahan 4. Dasar Teori 5. Percobaan Percobaan --->    a. TP - P1K7 b. TP - P5K1 c. LA 1 - percobaan 1 d. LA 2 - percobaan 6 MODUL 1 GENERAL INPUT DAN OUTPUT 1.1  Pendahuluan a)  Asistensi dilakukan 1x b)  Praktikum dilakukan 1x 1.2  Tujuan a)  Memahami cara penggunaan input dan output digital pada mikrokontroler b)  Menggunakan komponen input dan output sederhana dengan Raspberry Pi Pico c)  Menggunakan komponen Input dan Output sederhana dengan STM32F103C8 1.3  Alat dan Bahan Instruments a)  Raspberry Pi Pico b)  STM32F103C8 Komponen c) Kabel Jumper d)  Push Button e)  LED RGB f) Sensor Infrared g)  Buzzer h)  Breadboard k)  Resistor 1.4  Dasar   Teori 1.4.1...
Baca selengkapnya

Sub Chapter 7.5

Gambar
BAHAN PRESENTASI MATA KULIAH SISTEM DIGITAL 2023 Disusun Oleh: Aine Metasawa Zendrato      NIM      2110951042 Rhakasafiq Qasthalani Renindra      NIM     2110951044 Dosen Pengampu: Dr. Darwison, S. T., M. T. DEPARTEMEN TEKNIK ELEKTRO FAKULTAS TEKNIK UNIVERSITAS ANDALAS PADANG 2023 Referensi Anik K. Maini, 2007, "Digital Electronics: Principles, Devices and Applications", John Wiley&Sons, Ltd Wijaya W. N., 2006, "Teknik Digital", Erlangga, Jakarta Roger, L. T., 2005, "Elektronika Digital", Erlangga, Jakarta Darwison, 2020, Teori, rancangan dan aplikasi sistem digital disertai simulasi dengan Proteus, Andalas University Press
Baca selengkapnya

MODUL III - Counter

Gambar
[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Percobaan A. Tugas Pendahuluan 1 B. Tugas Pendahuluan 2 C. Laporan Akhir 1 D. Laporan Akhir 2 *Klik teks untuk menuju 1. Tujuan [Kembali]     a. Merangkai dan menguji operasi logika dari counter asyncronous dan counter asyncronous     b. Merangkai dan menguji aplikasi dari sebuah counter 2. Alat dan Bahan [Kembali]      Panel DL 2203C. Panel DL 2203D. Panel DL 2203S. Jumper  Gambar 1. Modul D'Lorenzo   Gambar 2. Kabel Jumper 3. Dasar Teori [Kembali]               Counter  adalah  sebuah  rangkaian  sekuensial  yang  mengeluarkan  urutan statestate tertentu, yang merupakan aplikasi dari pulsa-pulsa inputnya. Pulsa input dapat berupa pulsa clock atau pulsa yang dibangkitkan oleh sumber eksternal dan muncul pada interval waktu tertentu. Counter ...
Baca selengkapnya